M88DDR4DB01是一款帶差分選通信號的雙4位雙向Gen1 DDR4數(shù)據(jù)緩沖器（DB）芯片，用于DDR4 LRDIMM內(nèi)存模組。該芯片符合JEDEC DDR4DB01標準，最高支持速率DDR4-2400，支持1.2V VDD電壓。該芯片內(nèi)置一個雙4位總線接口，用以連接內(nèi)存控制器；一個雙4位DRAM接口，可連接兩個4位DRAM芯片；以及一個輸入控制總線接口，用以連接DDR4寄存緩沖器（RCD）芯片。
M88DDR4DB01的所有數(shù)據(jù)輸入均采用偽差分模式，內(nèi)置電壓參考電路。而芯片的所有數(shù)據(jù)輸出腳均端接上拉電源（VDD），經(jīng)優(yōu)化可驅(qū)動DDR4 LRDIMM板上單端或雙端終接負載的數(shù)據(jù)線路。此外，用于采樣數(shù)據(jù)輸入的差分數(shù)據(jù)控制信號（DQS）可在芯片內(nèi)部重新生成，以驅(qū)動與芯片相連的內(nèi)存芯片的數(shù)據(jù)輸出。
M88DDR4DB01的輸入控制信號BCOM[3:0]、BCKE和BODT由一對時鐘輸入CK_t 與BCK_c進行采樣。同時，該芯片還提供專用的ZQ校準引腳以及奇偶校驗和順序錯誤指示引腳。
注：此處以 DDR4 LRDIMM 為例，展示了DB 芯片在內(nèi)存模組上的應用示意圖。
功能特點
- 符合JEDEC DDR4DB01標準
- 最高支持速率DDR4-2400
- 支持DDR4數(shù)據(jù) (DQ) 信號雙向重定時和1: 1再驅(qū)動
- 支持通過輸入時鐘重新生成數(shù)據(jù)控制 (DQS) 信號
- DQ通路內(nèi)置FIFO，支持總線接口時域和DRAM接口時域解耦
- 支持最多四個pakcage rank
- 總線接口支持package rank定時校準
- 僅支持4位DRAM
- 內(nèi)部生成VrefDQ，并可對總線接口和DRAM接口分開控制
- 支持1.2 V VDD電壓
- BCOM接口支持奇偶校驗錯誤和順序錯誤檢測
- DQ/MDQ輸入輸出特性可通過控制寄存器配置
- 輸入時鐘至輸出DQ/MDQ的傳輸延遲恒定，不隨電壓和溫度變化
- 支持Ron和IBT值的ZQ校準
- 支持同步ODT模式，包括RTT_PARK（以及RTT_NOM和RTT_WR）
- 支持多種DQ校準模式
- 支持PDA尋址 (Per-DRAM Addressability)
- 對于BCW寫命令，支持PBA尋址 (Per-Buffer Addressability)
- 可編程Write和Read Preamble Time（1tCK模式和2tCK 模式）
- 總線接口支持Read Preamble訓練功能
- 支持BCW讀入模式和MPR讀入覆蓋模式
- 無復位引腳，芯片可在BCK_t 和 BCK_c都置低且BCKE置高時進入復位狀態(tài)
- 輸入時鐘頻率可變，支持雙頻環(huán)境切換
- 支持多種節(jié)電模式，如CKE低功耗模式、CK STOP模式等
- 支持Memory Bist和透明模式
- 綠色封裝: FBGA (Fine-pitch Ball Grid Array)
典型應用
- DDR4 LRDIMM